Rechnerstrukturen
- Semester:
- Wintersemester
- Anrechenbar im:
- Bachelor/Master
- Leistungspunkte
- 4 bzw. 5
- Dozent:
- Jürgen Brehm
- Betreuer:
- Florian Rommel
- Zeit/Raum:
-
- Vorlesung: Dienstag, 08:15 bis 09:45 Uhr, MultiMedia-Hörsaal (Raum 023, Appelstr. 4, EG)
- Übung: Freitag, 08:15 bis 09:45 Uhr (erster Termin am 18.10.), MultiMedia-Hörsaal (Raum 023, Appelstr. 4, EG)
- Studiengänge:
-
- Elektrotechnik und Informationstechnik - Bachelor (PO 2010), 4 LP, (KB: ETBSc-Allg)
- Elektrotechnik und Informationstechnik - Bachelor (PO 2017), 5 LP, (KB: ZSK)
- Elektrotechnik und Informationstechnik - Master (PO 2010), 4 LP, (KB: ETMSc-Allg, ETMSc-CE, ETMSc-Au)
- Elektrotechnik und Informationstechnik - Master (PO 2017), 5 LP, (KB: ZSK, CE, Au)
- Informatik - Bachelor (PO 2017), 5 LP, (KB: IV)
- Informatik - Master (PO 2017), 5 LP, (KB: GI)
- Technische Informatik - Bachelor (PO 2017), 5 LP, (KB: IV)
- Technische Informatik - Master (PO 2017), 5 LP, (KB: GTI)
Prüfung im Sommersemester 2020
Am Dienstag, 28.07.2020 findet die Prüfung Rechnerstrukturen im Sommersemester statt.
Die Prüfung findet im Hauptgebäude (Welfenschloss) im Raum E214 ("Großer Physiksaal") [2] statt.
Prüfungsbeginn: 12:00 Uhr
Bitte 20 min vor Prüfungsbeginn draußen vor dem großen Physiksaal einfinden.
Dauer: 90min
Als Hilfsmittel ist nur ein nicht-programmierbarer Taschenrechner zugelassen.
Lernziele
Aufbauend auf dem Verständnis der von-Neumann-Architektur und der RISC-Prozessoren soll der Studierende die quantitativen Abhängigkeiten beim Rechnerentwurf verstehen und diese Kenntnisse anhand aktueller superskalarer Architekturen anwenden.
Stoffplan
- Ziele der Rechnerarchitektur
- Grundbegriffe Wiederholung
- Performance und Kosten
- Befehlssatzdesign
- ALU-Entwurf
- Datenpfad
- Cache
- Superskalarität Grundlagen
- Komponenten superskalarer Prozessoren
- Parallelrechner
- Fallstudie Alpha
- Fallstudie Itanium
Vorkenntnisse
- Grundlagen digitaler Systeme (notwendig)
- Programmieren (notwendig)
- Grundlagen der Rechnerarchitektur (notwendig)
Voraussichtlicher Ablaufplan
| KW | Woche | Di 08:15 | Fr 08:15 |
|---|---|---|---|
| 42 | 14.10. | VVorlesung 1 | |
| 43 | 21.10. | VVorlesung 2 | ÜÜbung 1 |
| 44 | 28.10. | VVorlesung 3 | |
| 45 | 04.11. | VVorlesung 4 | VVorlesung 5 |
| 46 | 11.11. | ÜÜbung 2 | VVorlesung 6 |
| 47 | 18.11. | ÜÜbung 3 | VVorlesung 7 |
| 48 | 25.11. | VVorlesung 8 | ÜÜbung 4 |
| 49 | 02.12. | ÜÜbung 5 | VVorlesung 9 |
| 50 | 09.12. | ÜÜbung 6 | VVorlesung 10 |
| 51 | 16.12. | VVorlesung 11 | VVorlesung 12 |
| 52 | 23.12. | ||
| 1 | 30.12. | ||
| 2 | 06.01. | VVorlesung 13 | ÜÜbung 7 |
| 3 | 13.01. | VVorlesung 14 | entfällt |
| 4 | 20.01. | ÜÜbung 8 | VVorlesung 15 |
| 5 | 27.01. | ÜÜbung 9 | Repetitorium |
Literaturempfehlungen
- Hennessy, John L., Patterson, David A., Computer-Architecture: A Quantitative Approach, ISBN: 0123704901, Morgan Kaufmann Publishers, 4th edition Bk&Cdr, 2006
- Brinkschulte, Ungerer: Mikrocontroller und Mikroprozessoren, Springer 2002, ISBN: 3540430954 (brosch.), Springer, Berlin, 2002
Anmeldung und weitere Infos
Für diese Veranstaltung ist eine Online-Anmeldung über Stud.IP erforderlich. Bitte registrieren Sie sich (falls noch nicht geschehen) für Stud.IP und tragen Sie sich dort in die entsprechende Veranstaltung ein.
Evaluation
- WS23/24 • Vorlesung • Jürgen Brehm • Evaluation (PDF) • Bewertung: 1.6